SiO2掺杂对ZnO–Bi2O3基压敏陶瓷电学性能的影响

作者：刘建科 陈姣姣 曹文斌 苏锦锋 李智智 徐荣凯 刘士花

单位：陕西科技大学半导体材料与器件中心

关键词：二氧化硅  氧化锌  压敏陶瓷  晶界势垒  非线性系数  电容–电压特性法

分类号：

出版年,卷(期):页码：2022,50(9):-

DOI：10.14062/j.issn.0454-5648.20220158

摘要：

在 ZnO–Bi2O3–Mn O2–Cr2O3基础上掺杂不同含量的 SiO2，采用传统固相烧结法制备 ZnO 压敏陶瓷。采用 X 射线衍射仪、扫描电子显微镜研究了 ZnO 压敏陶瓷的物相组成和微观结构。利用数字源表、电感电容电阻测试仪测试并分析其电学性能。利用电容–电压特性法测试其晶界参数。结果表明：在频率 10 kHz 附近时，由于极化跟不上外电场变化，相对介电常数急速下降，同时产生相应的损耗峰。随着 SiO2掺杂量的增加，损耗角正切(tanδ)先降低后升高，在掺杂量为 0 时最高，1.0%(摩尔分数)时最低，SiO2的掺杂明显降低了在 105 Hz 附近的 tanδ 值。非线性系数(α)随着 SiO2掺杂量的增加先增加后减小，在SiO2掺杂量为 1.0%时，样品 α 值达到 43.36，晶界势垒高度 φb在 10 kHz 时为 1.98 eV，施主浓度低至 2.97×1024 m–3，同时漏电流 IL为 0.31 μA/cm~2。

基金项目：

国家自然科学基金(51802183)资助；

作者简介：

参考文献：

服务与反馈：

【文章下载】【加入收藏】